

낮은 VCO 이득 변화를 가지는 다중밴드 VCO의 설계

문제철, 문 용

승실대학교 전자공학과

전화: (02)825-8108, E-mail: munja79@ssu.ac.kr

(A Design of Multi-Band VCO with Low VCO Gain Variation)

Jecheol Moon, Yong Moon

Department of Electronic Engineering, Soongsil University

요 약

낮은 VCO 이득 변화를 가지는 다중밴드 VCO를 1.8V 0.18 μ m CMOS 공정으로 설계하였다. PMOS 코어 LC VCO로 제작하여 위상 잡음을 감소시켰고, 인덕터(inductor)와 캐패시터(capacitor), 제한하는 변역터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 2.3GHz~940MHz 대역에서 동작 가능한 것을 확인하였다. 캐패시턴스의 선형 특성을 개선하는 변역터 바이어스 개수를 2개로 최소화 하였고, 변역터 스위칭 기법으로 K_{VCO} 를 일정하게 유지할 수 있었다. 추가적으로, VCO 이득 보정 회로를 이용하여 VCO 이득을 일정하게 유지하면서, VCO 이득의 간격도 유지하도록 설계하였다. Cadence Spectre를 이용하여 검증하였고, 소모 전류는 8mA, 면적은 1800 μ m \times 1180 μ m, 60%의 tuning range, 2GHz, 1.5GHz, 1GHz 주파수 대역에서 -100dBc/Hz @ 1MHz offset(오프셋) 이하의 잡음 특성이 가능함을 확인하였다.

Abstract

A multi-band VCO with low VCO gain variation was designed using 0.18 μ m CMOS process with 1.8V supply. PMOS transistors were chosen for VCO core to reduce phase noise. The VCO range is 2.3GHz-940MHz using switchable inductors, capacitors and varactors. Varactor biases that improve varactor capacitance characteristics were minimized as two, and K_{VCO} (VCO gain) value was maintained by switchable varactor. Additionally, VCO was designed that VCO gain and the interval of VCO gain were maintained using VCO gain compensation logic. VCO was simulated using Cadence Spectre, consumes 8mA current, 1800 μ m \times 1180 μ m die area, and is 60% tuning range. VCO phase noise was lower -100dBc/Hz at 1MHz offset for 2GHz, 1.5GHz, 1GHz output frequency.

Keywords : CMOS, VCO, Low VCO gain, varactor, multiband

I. 서 론

최근 반도체 집적기술의 발전으로 과거에 다른 시스템으로 구현되었던 다양한 통신 기술이 하나의 시스템에 통합되고 있다. 특히 언제 어디서나 하나의 시스템으로 다양한 무선 서비스를 이용할 수 있는 휴대용 멀티미디어(multimedia) 시스템은 반도체 기술의 발전으로 빠르게 발전하고 있다. 최근 휴대용 멀티미디어 시스템의 발전으로 소비자들은 점차 다양한 통신 서비스를 단일 휴대용 시스템을 이용하려는 추세이다.

휴대용 멀티미디어 시스템에서 여러 통신 서비스를 동

시에 제공할 경우에 RF 송수신단의 구현은 휴대용 기기의 전력소비와 크기에 중요한 부분을 차지하게 된다. 각각의 통신 서비스에 따라 RF 송수신단을 따로 설계하는 것도 가능하겠지만, 가격대 성능비를 최적화하기 위해서는 단일 RF 송수신단으로 통신 서비스를 제공하는 것이 합리적이다.

RF 송수신단에서 VCO는 통신 서비스의 성능을 결정하는 중요한 블록이다. 특히 VCO의 이득 특성은 VCO를 이용한 주파수 합성기의 성능에 영향을 준다. VCO가 여러 주파수 대역을 동시에 지원하고 VCO 이득 특성을 유지하면, 전체적인 RF 송수신단의 특성을 향상시킬 수 있다.

본 논문에서는 다중 대역을 지원할 수 있는 VCO를 0.18 μ m CMOS 공정으로 설계하였고, 저잡음 특성을 얻기 위해서 VCO 코어를 PMOS 만으로 구성하였다. 또한, VCO 이득의 선형화를 위해 MOS 버랙터(varactor)에 다중 바이어스를 적용하였고, 광대역 주파수 범위를 지원하는 다중 대역 VCO의 단점인 VCO 이득 저하를 개선하기 위한 버랙터 뱅크 구조와 추가적인 VCO 이득 개선을 위한 VCO 이득 보정 회로 (VCO gain compensation logic)를 제안해서 VCO 이득을 일정하게 유지할 수 있도록 설계하였다.

II. 다중밴드 VCO의 구조

VCO의 위상잡음과 같은 출력주파수의 특성은 통신 시스템의 잡음 특성에 큰 영향을 주게 된다. VCO 구조에서 일반적으로 P-core는 N-core에 비해 위상 잡음 면에서 유리하다^[1].




그림 1. 다중밴드 VCO 구조

그림 1과 같이 본 논문에서 설계한 VCO는 저잡음 특성을 위해 PMOS LC VCO로 제작했고, 다중밴드 주파수 특성을 위해 스위칭 기법의 인덕터 방식과 5비트 스위칭 방식의 캐패시터 뱅크를 사용하였다. 또한 VCO 이득의 선형 특성을 개선하기 위해 MOS 버랙터에 다중 바이어스를 적용하였고, VCO 이득 저하를 개선하기 위해 스위칭 방식의 버랙터 뱅크와 VCO 이득 보정 회로를 사용하였다. 스위칭 방식의 인덕터는 스위치의 동작에 따라서 2.3GHz~1.4GHz와 1.5GHz~940MHz의 주파수 대역을 출력하게 된다. 제안하는 스위칭 방식의 버랙터 뱅크와 VCO 이득 보정 회로는 다음 장에서 설명한다.

III. VCO 이득 변화의 개선

1. 스위칭 방식의 버랙터 뱅크

VCO 이득 변화는 VCO의 설계에서 중요한 부분 중에 하나이다. 광대역 VCO 제작에서 단일 VCO 이득 특성을 가진 VCO를 제작할 경우 VCO 구조는 간단해 질 수 있지만, VCO 주파수를 제어하는 제어 전압의 미세한 변화에도 VCO의 출력 주파수가 민감하게 변화한다. 따라서 VCO 제어 전압에 잡음 성분이 있으면 VCO 출력 주파수는 큰 변화폭이 가지게 되고 안정적인 주파수 출력을 기대하기 어려운 단점이 있다. 하지만, 그림 2.(a)와 같이 VCO 이득 특성을 다중밴드로 설계할 경우 각각의 VCO 이득 특성은 낮은 VCO 이득 값을 가지게 되고, 이것은 외부 잡음에 따른 VCO 주파수 변화의 민감도를 감소시키게 된다. 따라서, 최근 광대역을 지원하는 VCO를 제작하는 경우 정확한 출력 주파수를 위해서 다중밴드 방식을 사용하는 추세이다.




그림 2. (a) 이상적인 다중밴드 VCO 이득 특성
(b) 실제 구현되는 다중밴드 VCO 이득 특성

하지만, 그림 2-(a)에서 보는 것과 같이 실제 구현되는 다중밴드 VCO 이득 특성은 광대역 VCO를 구현하는 경우에서 식 (1)의 동일한 버랙터의 캐패시턴스(capacitance) 값의 변화에 대해서 캐패시터 뱅크의 값이 증가폭이 크기 때문에, 상대적으로 제어 전압 변화에 따른 주파수 변화폭이 그림 2-(b)와 같은 형태로 변하게 된다.^[2]

$$\omega = \frac{1}{\sqrt{LC}} = \frac{1}{\sqrt{L(C_{var} + C_{capbank} + C_{parasitic})}} \quad (1)$$

VCO 이득이 감소하는 것은 잡음에 의한 출력 주파수 변화를 감소시키지만, 저주파에서 주파수 지원 범위를 감소시키게 된다. 따라서 VCO 이득을 일정하게 유지함으로써, 균일한 VCO 이득 특성과 출력 주파수 범위 확장 효과를 얻을 수 있다.

그림 3은 제안한 스위치 방식의 버랙터 뱅크의 회로도 를 나타내고 있다. 제안한 스위칭 방식의 버랙터 뱅크는 선형 특성을 개선하기 위해 버랙터에 다중 바이어스를 사

용하였다. 버랙터 바이어스에 일정 전압을 인가하면 바이어스 전압에 따른 버랙터의 캐패시턴스 값의 선형구간이 변하게 되고, 다중 바이어스로 여러 선형구간을 중첩하면 버랙터의 선형화를 얻을 수 있다. 제안한 회로에서는 바이어스 전압의 최소 개수를 이용해서 캐패시턴스 선형화를 최적화 하였다.^[3] 또한 VCO 이득 개선을 위해서 3비트의 스위치가 추가되었는데, 각 스위치는 캐패시터 बैं크의 상위 3비트와 동일한 입력에서 동작하게 설계하여 추가적인 제어 신호는 필요 없는 구조이다. 해당 비트 값이 활성화 되면 스위치 부분의 버랙터와 기본적인 버랙터 부분이 동시에 동작하면서, 전체 버랙터 बैं크의 캐패시턴스 변화량이 증가하게 된다.




그림 3. 스위칭 기법을 적용한 버랙터 बैं크

2. VCO 이득 보정 회로

스위칭 방식의 버랙터 बैं크는 VCO 이득의 향상을 가져올 수 있지만, VCO 이득의 간격을 향상시키지는 못한다. 이런 경우에는 다중 बैं드 사이의 간격이 좁아서 VCO 이득은 향상되지만, 전체적인 출력 주파수 대역은 크게 향상되지는 못한다. 따라서, 추가적으로 VCO 이득에 대한 보정 회로가 필요하다.

그림 1에서 VCO 이득 보정 회로는 디지털 로직으로 구성되어 있고, 추가적인 캐패시터 बैं크는 캐패시터 बैं크 부분에 포함되어 있다. 설계한 이득 보정 회로는 캐패시터 बैं크의 입력 값과 버랙터 बैं크의 입력 값에 따라서 결정되고, 이득 보정회로의 출력 값이 추가적인 캐패시터 बैं크 입력 값을 결정되게 된다. 추가적인 캐패시터 입력 값은 그림 4에서 보는 것과 같이, 더 낮은 주파수 대역의 출력 주파수가 출력될 때 더 높은 주파수에서 사용된 캐패시터를 항상 사용하도록 설계하였다. 따라서, 회로의 레이아웃에서 캐패시터의 면적을 감소시키면서, 전체 VCO의 소비 전력을 감소시킬 수 있다.

그림 5는 일반적인 VCO 이득과 제안한 스위칭 기법의 버랙터 बैं크와 VCO 이득 보정 회로를 사용한 VCO 이득을 비교한 것이다. 동일 캐패시터 बैं크의 비트를 가지고

구현할 경우에 비해서 VCO 이득 저하와 VCO 이득간의 간격을 개선하기 때문에 출력 주파수 범위를 확장할 수 있다. 또한 VCO 이득을 일정하게 유지함으로써 VCO 이득의 변화에 따른 전체 동작 특성을 개선할 수 있다.




그림 4. VCO 이득 보정 회로 출력 파형




그림 5. 일반적인 VCO와 제안한 VCO의 이득 비교

그림 6은 캐패시터 입력 비트 값에 따른 VCO 이득 분포를 나타내고 있다. 인덕터 스위칭에 따라서 상위 주파수 대역과 하위 주파수 대역으로 구분되어서 VCO 이득 값이 분포하고, VCO 이득이 일반적인 VCO의 경우 $\pm 67\%$ 인 것에 비해서^[4], 제안한 VCO의 경우에는 상위 주파수 대역의 경우 $\pm 16\%$, 하위 주파수 대역은 $\pm 18.7\%$ 으로 VCO 이득 변화가 크게 감소한 것을 확인할 수 있었다.




그림 6. VCO 이득 분포도

IV. 레이아웃 및 모의실험결과

제안하는 다중밴드 VCO를 설계하기 위하여 0.18 μ m 1-poly 6-metal CMOS 공정을 사용하였고, 회로 설계 및 검증은 Cadence Spectre를 이용하여 검증하였다. VCO 코어는 약 8mA 정도의 전류를 소모하였고, 제안한 스위칭 방식의 버랙터 뱅크와 VCO 이득 보정 회로를 이용해서 저주파 대역의 VCO 이득도 고주파와 유사하게 구현되는 것을 모의실험 결과로 확인할 수 있었다.

그림 7은 설계한 VCO의 이득 특성 모의 실험 결과로 전체적인 VCO 이득 특성이 균일한 간격과 기울기를 유지하는 것을 볼 수 있다. 설계한 VCO에서 인덕터 스위칭으로 크게 2.3GHz~1.4GHz, 1.5GHz~940MHz의 주파수 대역이 출력되는 것을 확인할 수 있고, 본 논문의 VCO는 약 60%의 광대역 tuning range를 가지고 있지만, 균일한 VCO 이득 특성을 유지하는 것을 모의실험 결과로 알 수 있다. 그림 8은 설계한 VCO에서 2GHz, 1.5GHz, 1GHz 주파수 대역에서의 1/f 잡음에 근거한 위상잡음을 보여주고 있다. 3가지 주파수 대역 모두 1MHz 옵셋에서 -100dBc/Hz 이하의 잡음 특성이 가능함을 확인하였다.




그림 7. VCO 이득 특성




그림 8. VCO 위상 잡음 특성

그림 9는 완성된 VCO 레이아웃이며 면적은 1800 μ m \times 1180 μ m이다. VCO의 구조는 완전 대칭형으로 제작되었으며, VCO 동작과 관련된 모든 트랜지스터는 핑거 형태로 설계하여 기생 R-C 성분을 최소화하도록 설계하였다.




그림 9. 설계된 VCO 레이아웃

V. 결론

낮은 VCO 이득 변화를 가지는 다중밴드 VCO를 0.18 μ m CMOS 공정으로 설계하였다. PMOS 코어 LC VCO로 제작하여 저잡음 특성을 얻었고, 인덕터와 캐패시터, 제안하는 버랙터를 선택적으로 스위칭하는 기법을 적용하여 2.3GHz~940MHz 대역에서 동작 가능한 것을 확인하였다. 캐패시터의 선형 특성을 개선하는 버랙터 바이어스 개수를 2개로 최소화 하였고, 버랙터 스위칭 기법으로 VCO 이득을 일정하게 유지할 수 있었다. 추가적으로, VCO 이득 보정 회로를 이용해서 VCO 이득을 일정하게 유지하면서, VCO 이득의 간격도 유지하도록 설계하였다. 제작한 VCO의 대역 특성으로 인해서 여러 휴대용 멀티미디어 시스템을 지원할 수 있는 시스템의 설계가 간편해지고 비용 감소 효과로 인해서 그 수요가 크게 증가할 것으로 생각된다.

감사의 글

본 연구는 정보통신부 출연금으로 ETRI, SoC 산업진흥센터에서 수행한 IT SoC 핵심설계인력양성사업의 연구결과이고, CAD Tool은 IDEC의 지원을 받았습니다.

참고 문헌

- [1] Bonkee Kim et al., "A 100mW Dual-Band CMOS Mobile-TV Tuner IC for T-DMB/DAB and ISDB-T", 2006 ISSCC, vol. 49, pp.614-615, Feb. 2006.
- [2] Marutani et al., "An 18mW 90 to 770MHz synthesizer with agile auto-tuning for digital TV-tuners" 2006 ISSCC, vol. 49, pp.192 - 193, Feb. 2006.
- [3] Julien MIRA et al., "Distributed MOS Varactor Biasing for VCO Gain Equalization in 0.13 μ m CMOS Technology", 2004 IEEE RFIC Symposium, pp. 131-134, June. 2004.
- [4] 문제철, 문용, "Mobile-DTV를 위한 다중밴드 VCO와 분주기의 설계", pp.185-186, 제14회 반도체 학술대회, 2007. 2